[发明专利]用于系统级封装管芯间访问等待时间的处理器间通信方法有效
| 申请号： | 201910465770.6 | 申请日： | 2019-05-31 |
| 公开（公告）号： | CN110557311B | 公开（公告）日： | 2022-07-29 |
| 发明（设计）人： | G·L·米勒;J·弗里曼;H·恩古因 | 申请（专利权）人： | 恩智浦美国有限公司 |
| 主分类号： | H04L12/40 | 分类号： | H04L12/40;H04L47/10 |
| 代理公司： | 中国贸促会专利商标事务所有限公司 11038 | 代理人： | 张丹 |
| 地址： | 美国得*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本公开涉及用于系统级封装管芯间访问等待时间的处理器间通信方法。公开了一种系统和方法，其中管芯到管芯通信提供于包含在共同集成电路(IC)封装中的第一管芯与第二管芯之间，所述第一管芯上的第一处理器由所述第一处理器总线通信地耦合到所述第一连接电路系统并且被配置成向所述第一处理器总线提供待提供给所述第二连接电路系统的第一总线事务，所述第一连接电路系统被配置成利用支持多个同时未完成的写入事务与多个同时未完成的读取事务同时发生的多同时未完成事务能力，所述第二连接电路系统被配置成通过共同消息向所述第一连接电路系统提供处理器总线流量控制信息和关于所述弹性缓冲器的弹性缓冲器状态信息以进行流量控制。 | ||
| 搜索关键词： | 用于 系统 封装 管芯 访问 等待时间 处理器 通信 方法 | ||
【主权项】：
1.一种系统，其特征在于，所述系统包括：/n第一半导体管芯，所述第一半导体管芯包括：/n第一处理器，/n第一连接电路系统，以及/n第一处理器总线，所述第一处理器总线耦合到所述第一处理器和所述第一连接电路系统；/n第二半导体管芯，所述第二半导体管芯包括：/n第二连接电路系统，所述第二连接电路系统包括：/n弹性缓冲器，/n所述第一管芯和所述第二管芯包含于共同集成电路(IC)封装中，所述第一处理器由所述第一处理器总线通信地耦合到所述第一连接电路系统并且被配置成向所述第一处理器总线提供待提供给所述第二连接电路系统的第一总线事务，所述第一连接电路系统被配置成利用支持多个同时未完成的写入事务与多个同时未完成的读取事务同时发生的多同时未完成事务能力，所述第二连接电路系统被配置成向所述第一连接电路系统提供处理器总线流量控制信息和关于所述弹性缓冲器的弹性缓冲器状态信息以进行流量控制。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于恩智浦美国有限公司，未经恩智浦美国有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910465770.6/，转载请声明来源钻瓜专利网。
