[发明专利]一种基于数字逻辑实现的频移高斯脉冲产生电路有效
| 申请号： | 201910502090.7 | 申请日： | 2019-06-11 |
| 公开（公告）号： | CN110391802B | 公开（公告）日： | 2020-12-01 |
| 发明（设计）人： | 朱樟明;刘马良;高吉;肖金海;杨银堂 | 申请（专利权）人： | 西安电子科技大学 |
| 主分类号： | H03K5/159 | 分类号： | H03K5/159;G01S7/282 |
| 代理公司： | 西安嘉思特知识产权代理事务所(普通合伙) 61230 | 代理人： | 张捷 |
| 地址： | 710071*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： |
本发明属于电子电路技术领域，具体涉及一种基于数字逻辑实现的频移高斯脉冲产生电路，延时模块的第一输入端与延时控制信号输出端连接，延时模块的第二输入端与触发信号输出端连接；延时模块的输出端与脉冲产生逻辑模块的第一输入端连接，延时模块的输出端与脉冲组合逻辑的第一输入端连接，脉冲组合逻辑的输出端与输出端V |
||
| 搜索关键词： | 一种 基于 数字 逻辑 实现 频移高斯 脉冲 产生 电路 | ||
【主权项】：
1.一种基于数字逻辑实现的频移高斯脉冲产生电路，其特征在于，包括：控制信号输出端，用于发送外部控制信号(B1B0)；延时控制信号输出端，用于发送延时控制信号(Vc)；触发信号输出端，用于发送触发信号(Trigger)；译码模块，所述译码模块的输入端与所述控制信号输出端连接，所述译码模块用于接收所述外部控制信号(B1B0)，并对所述外部控制信号(B1B0)进行译码得到译码控制信号；延时模块，所述延时模块的第一输入端与所述延时控制信号输出端连接，所述延时模块的第二输入端与所述触发信号输出端连接，所述延时模块用于接收所述延时控制信号(Vc)、所述触发信号(Trigger)，并在所述延时控制信号(Vc)的控制下对所述触发信号(Trigger)进行延时得到延时触发信号；脉冲产生逻辑模块，所述脉冲产生逻辑模块的第一输入端与所述延时模块的输出端连接，所述脉冲产生逻辑模块的第二输入端与所述译码模块的第一输出端连接，所述脉冲产生逻辑模块用于根据所述延时触发信号和所述译码控制信号产生单脉冲信号；脉冲组合逻辑电路模块，所述脉冲组合逻辑电路模块的第一输入端与所述脉冲产生逻辑模块的输出端连接，所述脉冲组合逻辑电路模块的第二输入端与所述译码模块的第二输出端连接，所述脉冲组合逻辑电路模块用于根据所述译码控制信号对所述单脉冲信号进行组合得到频移高斯脉冲信号；输出端(Vout)，所述输出端(Vout)与所述脉冲组合逻辑电路模块的输出端连接，所述输出端(Vout)用于输出所述频移高斯脉冲信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安电子科技大学，未经西安电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910502090.7/，转载请声明来源钻瓜专利网。
