[发明专利]阵列基板及其制造方法在审
| 申请号： | 201910511800.2 | 申请日： | 2019-06-13 |
| 公开（公告）号： | CN110211929A | 公开（公告）日： | 2019-09-06 |
| 发明（设计）人： | 陈培铭 | 申请（专利权）人： | 友达光电股份有限公司 |
| 主分类号： | H01L21/84 | 分类号： | H01L21/84;H01L27/12 |
| 代理公司： | 北京律诚同业知识产权代理有限公司 11006 | 代理人： | 梁挥;许志影 |
| 地址： | 中国台湾新竹科*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种阵列基板的制造方法，包括以下步骤。藉由第一掩膜形成第一图案化导电层于基板上。基板包括元件区及扇出区。形成栅极绝缘层于第一图案化导电层上。藉由第二掩膜形成图案化半导体层及第二图案化导电层于栅极绝缘层上。第二图案化导电层覆盖于图案化半导体层上。形成第一绝缘层于图案化半导体层及第二图案化导电层上。藉由第三掩膜形成第一图案化透明导电层及第三图案化导电层于第一绝缘层上。第三图案化导电层覆盖于第一图案化透明导电层上，且第三图案化导电层至少位于扇出区。另提出一种阵列基板。 | ||
| 搜索关键词： | 图案化导电层 图案化半导体层 阵列基板 掩膜 绝缘层 图案化透明导电层 栅极绝缘层 扇出区 基板 元件区 覆盖 制造 | ||
【主权项】：
1.一种阵列基板的制造方法，其特征在于，包括：藉由一第一掩膜形成一第一图案化导电层于一基板上，其中该基板包括一元件区及一扇出区；形成一栅极绝缘层于该第一图案化导电层上；藉由一第二掩膜形成一图案化半导体层及一第二图案化导电层于该栅极绝缘层上，其中该第二图案化导电层覆盖于该图案化半导体层上；形成一第一绝缘层于该图案化半导体层及该第二图案化导电层上；以及藉由一第三掩膜形成一第一图案化透明导电层及一第三图案化导电层于该第一绝缘层上，其中该第三图案化导电层覆盖于该第一图案化透明导电层上，且该第三图案化导电层至少位于该扇出区。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于友达光电股份有限公司，未经友达光电股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910511800.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
