[发明专利]半导体结构和形成半导体结构的方法有效
| 申请号： | 201910517224.2 | 申请日： | 2019-06-14 |
| 公开（公告）号： | CN110610907B | 公开（公告）日： | 2021-10-22 |
| 发明（设计）人： | 陈明发;陈宪伟;余振华 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L23/34 | 分类号： | H01L23/34;H01L21/50;B81C1/00;B81B7/00 |
| 代理公司： | 北京德恒律治知识产权代理有限公司 11409 | 代理人： | 章社杲;李伟 |
| 地址： | 中国台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供了集成电路封装件及其形成方法。方法包括形成第一管芯结构。第一管芯结构包括接合至载体的管芯堆叠件和堆叠的伪结构。形成第二管芯结构。第二管芯结构包括第一集成电路管芯。通过将管芯堆叠件的最顶集成电路管芯接合至第一集成电路管芯，将第一管芯结构接合至第二管芯结构。管芯堆叠件的最顶集成电路管芯是管芯堆叠件距离载体最远的集成电路管芯。对第一管芯结构实施分割工艺以形成多个单独的管芯结构。分割工艺将堆叠的伪结构分割成多个单独的堆叠的伪结构。本发明还涉及半导体结构和形成半导体结构的方法。 | ||
| 搜索关键词： | 半导体 结构 形成 方法 | ||
【主权项】：
1.一种形成半导体结构的方法，包括：/n形成第一管芯结构，所述第一管芯结构包括接合至载体的第一管芯堆叠件和堆叠的伪结构；/n形成第二管芯结构，所述第二管芯结构包括第一集成电路管芯；/n通过将所述第一管芯堆叠件的最顶集成电路管芯接合至所述第一集成电路管芯，将所述第一管芯结构接合至所述第二管芯结构，所述第一管芯堆叠件的所述最顶集成电路管芯是所述第一管芯堆叠件距离所述载体最远的集成电路管芯；以及/n对所述第一管芯结构实施分割工艺以形成多个单独的管芯结构，其中，所述分割工艺将所述堆叠的伪结构分割成多个单独的堆叠的伪结构。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910517224.2/，转载请声明来源钻瓜专利网。
- 上一篇：半导体电磁屏蔽结构及其制作方法
- 下一篇：具有提高抗冲击性能的集成电路板
