[发明专利]同步时钟ADC电路的亚稳态的检测消除电路有效
| 申请号： | 201910558206.9 | 申请日： | 2019-06-25 |
| 公开（公告）号： | CN110401443B | 公开（公告）日： | 2023-03-31 |
| 发明（设计）人： | 张振伟;董业民;单毅 | 申请（专利权）人： | 中国科学院上海微系统与信息技术研究所 |
| 主分类号： | H03M1/10 | 分类号： | H03M1/10;H03M1/46 |
| 代理公司： | 上海智信专利代理有限公司 31002 | 代理人： | 邓琪 |
| 地址： | 200050 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种同步时钟ADC电路的亚稳态的检测消除电路，包括：亚稳态标志信号生成电路，用于连接至所述同步时钟ADC电路的比较器的输出端，根据所述比较器的输出和反向输出生成亚稳态标志信号，以控制同步时钟信号的生成，所述同步时钟信号用于供给所述比较器，给所述比较器提供比较时钟；同步时钟信号生成电路，连接至所述亚稳态标志信号生成电路的输出端，用于根据所述亚稳态标志信号生成同步时钟信号，所述同步时钟信号生成电路还连接至所述比较器，将生成的同步时钟信号供给所述比较器，且所述比较器处于亚稳态时，所述同步时钟信号为低电平。 | ||
| 搜索关键词： | 同步 时钟 adc 电路 亚稳态 检测 消除 | ||
【主权项】：
1.一种同步时钟ADC电路的亚稳态的检测消除电路，其特征在于，包括：亚稳态标志信号生成电路、同步时钟信号生成电路，用于连接至所述同步时钟ADC电路的比较器的输出端，根据所述比较器的输出和反向输出生成亚稳态标志信号，以控制同步时钟信号的生成，所述同步时钟信号用于供给所述比较器，给所述比较器提供比较时钟；同步时钟信号生成电路，连接至所述亚稳态标志信号生成电路的输出端，用于根据所述亚稳态标志信号生成同步时钟信号，所述同步时钟信号生成电路还连接至所述比较器，将生成的同步时钟信号供给所述比较器，且所述比较器处于亚稳态时，将所述同步时钟信号置为低电平，且将比较器的输出复位。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院上海微系统与信息技术研究所，未经中国科学院上海微系统与信息技术研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910558206.9/，转载请声明来源钻瓜专利网。
