[发明专利]一种低开销的组合逻辑电路抗单粒子错误的加固方法有效
| 申请号： | 201910563659.0 | 申请日： | 2019-06-26 |
| 公开（公告）号： | CN110377967B | 公开（公告）日： | 2022-12-13 |
| 发明（设计）人： | 钱荣;钱华;王海滨;褚嘉敏 | 申请（专利权）人： | 江苏久创电气科技有限公司 |
| 主分类号： | G06F30/39 | 分类号： | G06F30/39 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 213100 江苏省常*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开一种低开销的组合逻辑电路抗单粒子错误的加固方法，包括以下步骤：首先读取待加固电路的网表文件，按顺序对节点进行编号，得到电路从输入到输出的所有门及节点的连接关系；然后再预先设置各个门的门出错概率；再根据步骤二计算得到各个门的门加权出错概率，针对某一节点，得到该节点的软错误概率，进而得到该节点的软错误概率密度；最后对于电路的每个输出节点，针对某条线路，生成该线路中所有节点的软错误概率密度排序表，得到排序表中最小项所对应的节点，选择该节点至输出节点之间所有门进行加固，对每条线路均进行相同的操作，最后合并所有线路，输出选择性加固电路网表。 | ||
| 搜索关键词： | 一种 开销 组合 逻辑电路 粒子 错误 加固 方法 | ||
【主权项】：
1.一种低开销的组合逻辑电路抗单粒子错误的加固方法,其特征在于，包括以下步骤：步骤一：读取待加固电路的网表文件，按顺序对节点进行编号，得到电路从输入到输出的所有门及节点的连接关系；步骤二：预先设置各个门的门出错概率，计算每个门的扇入扇出之和，乘以该门的门出错概率得到该门的门加权出错概率；步骤三：根据步骤二计算得到各个门的门加权出错概率，针对某一节点，将从输入开始所有扇入到该节点的门的门加权出错概率累加，得到该节点的软错误概率，软错误概率除以所有扇入到该节点的门的数量，得到该节点的软错误概率密度；步骤四：对于电路的每个输出节点，其从输入开始所有扇入的门构成一条线路，根据步骤三计算得到各个节点的软错误概率密度，针对某条线路，生成该线路中所有节点的软错误概率密度排序表，得到排序表中最小项所对应的节点，选择该节点至输出节点之间所有门进行加固，对每条线路均进行相同的操作，最后合并所有线路，输出选择性加固电路网表。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于江苏久创电气科技有限公司，未经江苏久创电气科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910563659.0/，转载请声明来源钻瓜专利网。
