[发明专利]基于固态硬盘的FPGA原型验证加速系统及实现方法有效
| 申请号： | 201910577565.9 | 申请日： | 2019-06-28 |
| 公开（公告）号： | CN110399645B | 公开（公告）日： | 2023-07-07 |
| 发明（设计）人： | 李湘锦;张鹏;董怀玉;王宏伟 | 申请（专利权）人： | 深圳忆联信息系统有限公司;苏州工业园区记忆科技有限公司;记忆科技（深圳）有限公司 |
| 主分类号： | G06F30/331 | 分类号： | G06F30/331 |
| 代理公司： | 深圳市精英专利事务所 44242 | 代理人： | 王海滨 |
| 地址： | 518067 广东省深圳市南山区*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请涉及一种基于固态硬盘的FPGA原型验证加速系统、实现方法、计算机设备和存储介质，其中该实现方法包括：在IC设计的前期阶段，在FPGA上验证芯片架构及固件是否影响性能；固件在FPGA上进行原型验证以及评估性能；若性能出现问题，则在数据通路中增加监测模块，通过所述监测模块精准定位问题是芯片架构还是固件设计不合理。本发明实现了将搜索操作完全由软硬件配合完成，测试性能软件和环境与ASIC相同；能够在FPGA上测试性能，和ASIC测试结果相比，误差小，实现了提高调试效率。 | ||
| 搜索关键词： | 基于 固态 硬盘 fpga 原型 验证 加速 系统 实现 方法 | ||
【主权项】：
1.一种基于固态硬盘的FPGA原型验证加速系统，所述系统包括：高速串行计算机扩展总线，其中，ASIC使用的高速串行计算机扩展总线为PCIE3.0X4，FPGA中使用的高速串行计算机扩展总线为PCIE1.0X1；非易失性内存主机控制器接口规范，其中，ASIC工作频率为250Mx128bit，FPGA中工作频率为62.5Mx128bit；数据管理模块、NandFlash控制器、双倍速率同步动态随机存储器、静态随机存储器以及多个中央处理器。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳忆联信息系统有限公司;苏州工业园区记忆科技有限公司;记忆科技（深圳）有限公司，未经深圳忆联信息系统有限公司;苏州工业园区记忆科技有限公司;记忆科技（深圳）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910577565.9/，转载请声明来源钻瓜专利网。
