[发明专利]一种FPGA芯片互连并行接口的验证系统及设备在审
| 申请号： | 201910577770.5 | 申请日： | 2019-06-28 |
| 公开（公告）号： | CN110299975A | 公开（公告）日： | 2019-10-01 |
| 发明（设计）人： | 石广;王硕 | 申请（专利权）人： | 苏州浪潮智能科技有限公司 |
| 主分类号： | H04L1/24 | 分类号： | H04L1/24 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 王云晓 |
| 地址： | 215100 江苏省苏州市吴*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请公开了一种FPGA芯片互连并行接口的验证系统，包括：发送端，用于根据预设位宽和预设翻转率生成目标信号，并通过并行接口发送目标信号，以及目标信号对应的时钟信号至接收端；接收端，用于将接收到的目标信号转换为第一目标数据；根据预设位宽和预设翻转率生成信号，并将生成的信号转换为第二目标数据；判断第一目标数据和第二目标数据是否一致；若是，则并行接口正常；若否，则并行接口异常。该系统中的发送端和接收端通过并行接口进行通信，若并行接口正常，则其功能性良好；若并行接口异常，则其功能性受损，其电通性也就可能存在问题。相应地，本申请公开的一种FPGA芯片互连并行接口的验证设备，也同样具有上述技术效果。 | ||
| 搜索关键词： | 并行接口 目标数据 预设 目标信号 接收端 互连 验证系统 发送端 翻转 发送目标 技术效果 生成信号 时钟信号 信号转换 验证设备 申请 受损 转换 通信 | ||
【主权项】：
1.一种FPGA芯片互连并行接口的验证系统，其特征在于，包括：发送端，用于根据预设位宽和预设翻转率生成目标信号，并通过并行接口发送所述目标信号，以及所述目标信号对应的时钟信号至接收端；所述接收端，用于将接收到的目标信号转换为第一目标数据；根据所述预设位宽和所述预设翻转率生成信号，并将生成的信号转换为第二目标数据；判断所述第一目标数据和所述第二目标数据是否一致；若是，则所述并行接口正常；若否，则所述并行接口异常。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于苏州浪潮智能科技有限公司，未经苏州浪潮智能科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910577770.5/，转载请声明来源钻瓜专利网。
- 上一篇：一种数据接收方法及装置
- 下一篇：一种信息传输方法、接收方法、终端及网络设备
