[发明专利]SRAM的存储单元结构版图、SRAM的存储单元结构及其版图

摘要

本发明涉及SRAM的存储单元结构版图、SRAM的存储单元结构及其版图，涉及半导体集成电路制造方法，在SRAM的存储单元结构中增加两个P型辅助管En1‑1和En1‑2，两个P型辅助管En1‑1和En1‑2把有源区AA连接起来，并两个P型辅助管En1‑1和En1‑2处于常关闭状态而永远无电流通过，所以具有本发明的SRAM的存储单元结构版图的SRAM的存储单元结构的读写操作和现有技术的SRAM的存储单元结构一致，且有效的抑制多晶硅和有源区的桥(bridge)缺陷，降低下拉管PU的电性失配(mismatch)，减少缺陷(defect)带来的器件失效，并其与传统工艺兼容，不增大成本。

主权项

1.一种SRAM的存储单元结构版图，其特征在于，包括：第一有源区，第一有源区中形成有SRAM的存储单元结构的第一存储单元第二PMOS管PU1‑2、第一存储单元第三PMOS管En1‑1、第二存储单元第三PMOS管En2‑1和第二存储单元第二PMOS管PU2‑2；第二有源区，第二有源区中形成有第一存储单元第四PMOS管En1‑2、第一存储单元第一PMOS管PU1‑1、第二存储单元第一PMOS管PU2‑1和第二存储单元第四PMOS管En2‑2，其中，第一存储单元第二PMOS管PU1‑2和第一存储单元第一PMOS管PU1‑1为第一存储单元的上拉管，第一存储单元第三PMOS管En1‑1和第一存储单元第四PMOS管En1‑2为第一存储单元的辅助管，第二存储单元第三PMOS管En2‑1和第二存储单元第四PMOS管En2‑2为第二存储单元的辅助管，第二存储单元第二PMOS管PU2‑2和第二存储单元第一PMOS管PU2‑1为第二存储单元的上拉管；第一存储单元第二PMOS管PU1‑2和第一存储单元第四PMOS管En1‑2的栅极结构由第一多晶硅形成；第一存储单元第一PMOS管PU1‑1和第一存储单元第三PMOS管En1‑1的栅极结构由第二多晶硅形成；第二存储单元第一PMOS管PU2‑1和第二存储单元第三PMOS管En2‑1的栅极结构由第三多晶硅形成；第二存储单元第四PMOS管En2‑2和第二存储单元第二PMOS管PU2‑2的栅极结构由第四多晶硅形成；其中，设置第一存储单元第三PMOS管En1‑1、第二存储单元第三PMOS管En2‑1、第一存储单元第四PMOS管En1‑2和第二存储单元第四PMOS管En2‑2，使第一存储单元第三PMOS管En1‑1、第二存储单元第三PMOS管En2‑1、第一存储单元第四PMOS管En1‑2和第二存储单元第四PMOS管En2‑2处于常关闭状态而永远无电流通过。