[发明专利]一种基于CNFET的三值SRAM-PUF电路

摘要

本发明公开了一种基于CNFET的三值SRAM‑PUF电路，包括4个D触发器、4‑16译码器、16个读字行驱动器和16个三值PUF数据生成及输出模块，4‑16译码器用于将其4位输入端接入的4位二进制数据转换为16位二进制数据在其16位输出端输出，每个读字行驱动器分别用于输出读使能信号，每个三值PUF数据生成及输出模块分别在一个读字行驱动器的控制下生成响应数据并输出；优点是在保证随机性的基础上，输出响应速度快，电路开销小。

主权项

1.一种基于CNFET的三值SRAM-PUF电路，其特征在于包括4个D触发器、4-16译码器、16个读字行驱动器和16个三值PUF数据生成及输出模块，每个所述的D触发器分别具有时钟端、输入端和输出端，所述的4-16译码器具有4位输入端和16位输出端，所述的4-16译码器用于将其4位输入端接入的4位二进制数据转换为16位二进制数据在其16位输出端输出，每个所述的读字行驱动器分别具有输入端、用于输出读控制信号的读控制端、用于输出读控制信号的反相信号的反相读控制端和用于输出读使能信号的输出端，每个所述的三值PUF数据生成及输出模块分别具有时钟端、输入端、读控制端、反相读控制端、第一输出端和第二输出端，将4个所述的D触发器分别称为第一D触发器、第二D触发器、第三D触发器和第四D触发器，所述的第一D触发器的时钟端、所述的第二D触发器的时钟端、所述的第三D触发器的时钟端、所述的第四D触发器的时钟端和16个所述的三值PUF数据生成及输出模块的时钟端连接且其连接端为所述的三值SRAM-PUF电路的时钟端，用于接入时钟信号；所述的第一D触发器的输出端和所述的4-16译码器的4位输入端中的第1位输入端连接，所述的第二D触发器的输出端和所述的4-16译码器的4位输入端中的第2位输入端连接，所述的第三D触发器的输出端和所述的4-16译码器的4位输入端中的第3位输入端连接，所述的第四D触发器的输出端和所述的4-16译码器的4位输入端中的第4位输入端连接，所述的4-16译码器的16位输出端中的第j位输出端与第j个所述的读字行驱动器的输入端连接，j＝1，2，…，16；第j个所述的读字行驱动器的读控制端和第j个所述的三值PUF数据生成及输出模块的读控制端连接，第j个所述的读字行驱动器的反相读控制端和第j个所述的三值PUF数据生成及输出模块的反相读控制端连接，第j个所述的读字行驱动器的输出端和第j个所述的三值PUF数据生成及输出模块的输入端连接。/n