[发明专利]存储器装置有效
| 申请号： | 201910660657.3 | 申请日： | 2019-07-22 |
| 公开（公告）号： | CN110364202B | 公开（公告）日： | 2021-08-24 |
| 发明（设计）人： | 陈忱;司强 | 申请（专利权）人： | 上海兆芯集成电路有限公司 |
| 主分类号： | G11C11/406 | 分类号： | G11C11/406;G11C11/4063 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 徐协成 |
| 地址： | 201203 上海市张*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种存储器装置，该装置包括：存储器控制单元及写输出时钟装置。存储器控制单元用以提供写输入时钟及第一控制值。写输出时钟装置依据写输入时钟产生多个内部时钟，且依据存储器控制单元的控制，从该等内部时钟中选择目标内部时钟，再依据第一控制值加以延迟后，作为写输出时钟至存储器单元。存储器单元依据写输出时钟产生数据信号。存储器控制单元接收数据信号以判断写输出时钟是否符合存储器单元运作的时序需求。若判断为不符合时序需求，存储器控制单元改变第一控制值和/或改变所选择的目标内部时钟，进而改变写输出时钟。 | ||
| 搜索关键词： | 存储器 装置 | ||
【主权项】：
1.一种存储器装置，包括：存储器控制单元，用以提供写输入时钟及第一控制值；以及写输出时钟装置，依据该写输入时钟产生多个内部时钟，且依据该存储器控制单元的控制，从所述内部时钟中选择一目标内部时钟再依据该第一控制值加以延迟后，作为写输出时钟而输出至存储器单元；其中，该存储器单元依据该写输出时钟产生数据信号；该存储器控制单元接收该数据信号并且根据该数据信号判断该写输出时钟是否符合该存储器单元的时序需求；其中，当判断该写输出时钟为不符合该时序需求时，该存储器控制单元改变该第一控制值和/或更改所选择的该目标内部时钟，进而改变该写输出时钟。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海兆芯集成电路有限公司，未经上海兆芯集成电路有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910660657.3/，转载请声明来源钻瓜专利网。
- 上一篇：半导体器件
- 下一篇：一种支撑存储内计算的存储系统及计算方法
