[发明专利]一种高线性度延迟链

摘要

一种高线性度延迟链，包括校准模块、延迟链模块和第一多路复用器，延迟链模块包括2n‑1个级联的延迟单元，每个延迟单元包括2m个延迟路径和第二多路复用器，各个延迟路径将延迟单元的输入信号经过不同延时后输出给第二多路复用器；第二多路复用器根据m位的校准码选择经过对应的延迟路径后的信号输出；校准模块的时钟端连接时钟信号，校准端连接级联的最后一个延迟单元的输出端，用于产生m位的校准码，并在时钟信号上升沿到来时判断校准码加一或减一并将延迟链的输入信号送至延迟链模块中第一个延迟单元的输入端；第一多路复用器的输入端连接延迟链模块的输入端和2n‑1个的延迟单元的输出端，其选择端连接n位的选择信号，其输出端作为延迟链的输出端。

主权项

1.一种高线性度延迟链，包括校准模块、延迟链模块和第一多路复用器，所述延迟链模块包括2ⁿ‑1个级联的延迟单元，n为正整数，每个所述延迟单元的输入端连接前一个延迟单元的输出端，其中级联的第一个所述延迟单元的输入端作为所述延迟链模块的输入端；所述校准模块的时钟端连接时钟信号，其校准端连接所述延迟链模块中级联的最后一个延迟单元的输出端；所述第一多路复用器的输入端连接所述延迟链模块的输入端和所述2ⁿ‑1个的延迟单元的输出端，其选择端连接n位的选择信号，其输出端作为所述延迟链的输出端；其特征在于，所述校准模块用于产生m位的校准码，并在所述时钟信号上升沿到来时根据其校准端输入信号将所述校准码加一或减一，m为正整数；所述校准模块还用于在所述时钟信号上升沿到来时产生一个脉冲信号送至所述延迟链模块的输入端；所述延迟单元包括2^m个延迟时间不同的延迟路径和一个第二多路复用器，每个所述延迟路径的输入端连接所述延迟单元的输入端，每个所述延迟路径的输出端连接所述第二多路复用器的输入端；所述第二多路复用器的选择端连接所述m位的校准码，其输出端作为所述延迟单元的输出端。