[发明专利]一种基于SiP技术多处理器信息处理电路在审
| 申请号： | 201910675518.8 | 申请日： | 2019-07-25 |
| 公开（公告）号： | CN110543444A | 公开（公告）日： | 2019-12-06 |
| 发明（设计）人： | 林益锋;何浩;杨健;张晓澈;阮忠园;蒋凯 | 申请（专利权）人： | 上海航天控制技术研究所 |
| 主分类号： | G06F15/80 | 分类号： | G06F15/80 |
| 代理公司： | 31107 上海航天局专利中心 | 代理人： | 圣冬冬<国际申请>=<国际公布>=<进入 |
| 地址： | 201109 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于SiP技术多处理器信息处理电路，采用裸芯堆叠方式将DSP及其外扩存储器、FPGA集成在一块单芯片中；用户接口IP将DSP总线与FPGA内的Microblaze互联，通过多组例化实现分布式运算，DSP通过EMIF与外扩存储器SRAM和FLASH连接；FPGA芯片连接一片配置芯片；DSP与FPGA通过同一EMIF连接。与现有技术相比，本发明有以下优点：(1)采用SiP技术，将电路裸芯堆叠集成，显著减少了所需体积和质量。(2)以Microblze软核作为多个并行处理器，可灵活调整数量而不增加额外的硬件成本。 | ||
| 搜索关键词： | 外扩存储器 裸芯 信息处理电路 并行处理器 分布式运算 堆叠方式 堆叠集成 多处理器 灵活调整 配置芯片 硬件成本 用户接口 单芯片 例化 软核 电路 互联 | ||
【主权项】：
1.一种基于SiP技术多处理器信息处理电路，其特征在于：采用裸芯堆叠方式将DSP及其外扩存储器、FPGA集成在一块单芯片中；用户接口IP将DSP总线与FPGA内的Microblaze互联，通过多组例化实现分布式运算；DSP通过EMIF与外扩存储器SRAM和FLASH连接；FPGA芯片连接一片配置芯片；DSP与FPGA通过同一EMIF连接。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海航天控制技术研究所，未经上海航天控制技术研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910675518.8/，转载请声明来源钻瓜专利网。
