[发明专利]一种抑制厚外延层半导体器件寄生BJT的方法及结构

摘要

本发明提供一种抑制厚外延层半导体器件寄生BJT的方法及结构，其特征在于，包括以下步骤：提供半导体衬底，并在所述半导体衬底上形成外延层；在所述外延层上形成半导体器件，所述半导体器件包括：源区、漏区、栅极堆叠；在所述半导体器件周围形成与所述半导体器件不相连的导电层，用于减小基区电阻。相应地，本发明还提供一种应用本方法制造的半导体结构。采用本发明的方法以及半导体结构可以有效地抽取外延层中的非平衡载流子，大大减少寄生BJT的基区电阻，有效地抑制厚外延器件中的寄生BJT效应或者闩锁效应，从而减少泄漏电流、降低噪声、减小误开启概率，提高半导体器件的整体性能与可靠性。