[发明专利]FPGA部分重配置实现方法、装置及电子设备和存储介质在审
| 申请号： | 201910735614.7 | 申请日： | 2019-08-09 |
| 公开（公告）号： | CN110515888A | 公开（公告）日： | 2019-11-29 |
| 发明（设计）人： | 王贤坤 | 申请（专利权）人： | 苏州浪潮智能科技有限公司 |
| 主分类号： | G06F15/177 | 分类号： | G06F15/177;G06F15/78 |
| 代理公司： | 11227 北京集佳知识产权代理有限公司 | 代理人： | 史翠<国际申请>=<国际公布>=<进入国 |
| 地址： | 215100 江苏省苏州市吴*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请公开了一种FPGA部分重配置实现方法、装置及一种电子设备和计算机可读存储介质，该方法包括：确定FPGA的逻辑结构；其中，所述逻辑结构描述所述FPGA中多个逻辑区域的划分结果；为每个所述逻辑区域分配逻辑资源，并为每个所述逻辑区域设置约束标志，以便实现FPGA的部分重配置；基于每个所述逻辑区域的代码生成每个所述逻辑区域的网表，并根据所述网表对所述FPGA进行布局布线。由此可见，本申请提供的FPGA部分重配置实现方法，降低了实现FPGA部分重配置的硬件结构的复杂程度和软件依赖性。 | ||
| 搜索关键词： | 逻辑区域 重配置 逻辑结构 网表 计算机可读存储介质 软件依赖性 代码生成 电子设备 划分结果 逻辑资源 硬件结构 约束标志 布线 申请 分配 | ||
【主权项】：
1.一种FPGA部分重配置实现方法，其特征在于，包括：/n确定FPGA的逻辑结构；其中，所述逻辑结构描述所述FPGA中多个逻辑区域的划分结果；/n为每个所述逻辑区域分配逻辑资源，并为每个所述逻辑区域设置约束标志，以便实现FPGA的部分重配置；/n基于每个所述逻辑区域的代码生成每个所述逻辑区域的网表，并根据所述网表对所述FPGA进行布局布线。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于苏州浪潮智能科技有限公司，未经苏州浪潮智能科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910735614.7/，转载请声明来源钻瓜专利网。
