[发明专利]栅极驱动单元及栅极驱动方法

摘要

本发明提供一种栅极驱动单元及栅极驱动方法。栅极驱动单元包括输入单元、驱动单元、下拉单元以及下拉控制单元。下拉单元具有本级级联信号输出端与输出端，在上拉阶段中，本级级联信号输出端与输出端输出信号，在下拉阶段与电平维持阶段中，本级级联信号输出端的电平下拉至第一参考低电平，输出端的电平下拉至第二参考低电平。下拉控制单元在电平维持阶段中输出控制信号确保本级级联信号输出端与输出端为低电平。通过本发明的栅极驱动单元及栅极驱动方法，可以解决电路中的负阈值晶体管漏电所产生的信号误差问题。

主权项

1.一种栅极驱动单元，其特征在于，包括：/n输入单元，具有第一晶体管，所述第一晶体管的源极接入输入信号，所述第一晶体管的栅极接入第一时钟信号；/n驱动单元，具有第二晶体管与第三晶体管，所述第二晶体管的源极与所述第三晶体管的源极接入第二时钟信号，所述第二晶体管的栅极与所述第三晶体管的栅极连接至所述第一晶体管的漏极，所述第二晶体管的漏极连接至本级级联信号输出端，所述第二晶体管的漏极连接至输出端；/n下拉单元，具有第四晶体管、第五晶体管、第六晶体管与第七晶体管，所述第四晶体管的源极与所述第一晶体管的漏极相连，所述第五晶体管的源极与所述第四晶体管的漏极相连，所述第六晶体管的源极与所述第七晶体管的源极连接至所述输出端，所述第五晶体管的漏极连接第一参考低电平，所述第六晶体管的漏极与所述第七晶体管的漏极连接第二参考低电平，所述第七晶体管的栅极连接级联复位信号；以及/n下拉控制单元，具有第八晶体管与第九晶体管，所述第八晶体管的栅极与所述第八晶体管的源极短接，所述第九晶体管的栅极连接至所述第一晶体管的漏极，所述第八晶体管的漏极与所述第九晶体管的漏栅连接。/n