[发明专利]PIP电容的制作方法有效
| 申请号： | 201910781804.2 | 申请日： | 2019-08-23 |
| 公开（公告）号： | CN110459536B | 公开（公告）日： | 2021-03-09 |
| 发明（设计）人： | 王卉 | 申请（专利权）人： | 上海华虹宏力半导体制造有限公司 |
| 主分类号： | H01L23/64 | 分类号： | H01L23/64 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 曹廷廷 |
| 地址： | 201203 上海市浦东*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种PIP电容的制作方法，包括：提供一衬底，衬底分为存储区和逻辑区，在衬底上依次形成耦合氧化物层、浮栅层、第一介质层、控制栅层和浮栅氮化硅；使用浮栅氮化硅的刻蚀版图刻蚀浮栅氮化硅；形成覆盖刻蚀后的浮栅氮化硅外侧的浮栅侧壁，以及形成覆盖浮栅侧壁的浮栅位移侧墙和隧穿氧化层；形成字线；形成保护氮化硅和保护氧化硅覆盖字线；去除逻辑区的保护氮化硅和保护氧化硅，部分刻蚀浮栅氮化硅；在所述逻辑区形成逻辑栅氧化硅覆盖刻蚀后的浮栅氮化硅和字线；形成逻辑栅多晶硅覆盖逻辑栅氧化硅。本发明通过加入浮栅氮化硅的刻蚀版图刻蚀浮栅氮化硅，可以获得平整的多晶硅表面。 | ||
| 搜索关键词： | pip 电容 制作方法 | ||
【主权项】：
1.一种PIP电容的制作方法，其特征在于，包括：/n提供一衬底，所述衬底分为存储区和逻辑区，在所述衬底上依次形成耦合氧化物层、浮栅层、第一介质层、控制栅层和浮栅氮化硅；/n使用浮栅氮化硅的刻蚀版图刻蚀所述浮栅氮化硅；/n形成覆盖刻蚀后的所述浮栅氮化硅外侧的浮栅侧壁，以及形成覆盖所述浮栅侧壁的浮栅位移侧墙和隧穿氧化层；/n形成字线；/n形成保护氮化硅和保护氧化硅覆盖所述字线；/n去除所述逻辑区的所述保护氮化硅和所述保护氧化硅，部分刻蚀所述浮栅氮化硅；/n在所述逻辑区形成逻辑栅氧化硅覆盖刻蚀后的浮栅氮化硅和所述字线；/n形成逻辑栅多晶硅覆盖所述逻辑栅氧化硅。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司，未经上海华虹宏力半导体制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910781804.2/，转载请声明来源钻瓜专利网。
- 上一篇：一种叠层电感的制作方法及制得的器件
- 下一篇：显示装置
