[发明专利]一种适用于单片集成的碳化硅LDMOS器件及其制造方法有效
| 申请号： | 201910828983.0 | 申请日： | 2019-09-03 |
| 公开（公告）号： | CN110518070B | 公开（公告）日： | 2022-11-15 |
| 发明（设计）人： | 温正欣;叶怀宇;张国旗 | 申请（专利权）人： | 深圳第三代半导体研究院 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L29/06;H01L21/04 |
| 代理公司： | 北京华创智道知识产权代理事务所(普通合伙) 11888 | 代理人： | 彭随丽 |
| 地址： | 518000 广东省深圳市南山*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及功率半导体技术领域，公开了一种适合集成的碳化硅LDMOS器件及其制造方法。该器件包含N型高掺杂衬底，其上方依次为一P型外延隔离埋层，一N‑型轻掺杂漂移区。在漂移区顶部，分布有一P‑阱区，一P+基区，一N+源区，一P‑RESURF区和一N+漏区。其中，P+基区，N+源区位于P‑阱区内部。在P‑阱区和N+漏区之间为P‑RESURF区，紧贴N+漏区。漂移区之上为一栅氧化层，覆盖P‑阱区和N+源区嵌套形成的沟道区域以及P‑RESURF区。该新型碳化硅LDMOS器件具有高阻断电压、低导通电阻等特点，且其工艺与目前垂直结构碳化硅MOSFET完全兼容，便于制备碳化硅功率集成电路。同时该器件引入RESURF技术，提升器件击穿电压，降低器件导通电阻。 | ||
| 搜索关键词： | 一种 适用于 单片 集成 碳化硅 ldmos 器件 及其 制造 方法 | ||
【主权项】：
1.一种适用于单片集成的碳化硅LDMOS器件，其特征在于，包含一N型高掺杂衬底1，其上方依次为一P型外延隔离埋层2，一N-型轻掺杂漂移区3。在漂移区3顶部，分布有一P-阱区4，一P+基区5，一N+源区6，一P-RESURF区8和一N+漏区7。其中，P+基区5，N+源区6位于P-阱区4内部，N+漏区和P-阱区之间有一定宽度的间隔，其间隔宽度取决于器件设计中设定的阻断电压。在P-阱区和N+漏区之间为P-RESURF区8，紧贴N+漏区7。漂移区3之上为一栅氧化层11，覆盖P-阱区4和N+源区6嵌套形成的沟道区域以及P-RESURF区8。P+基区5和N源区6上方为源电极9，栅氧化层11上方为栅电极12，N+漏区7上方为漏电极10。器件两侧通过深入埋层的隔离槽13实现隔离。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳第三代半导体研究院，未经深圳第三代半导体研究院许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910828983.0/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
