[发明专利]芯片沟槽的制备方法与芯片的制备方法在审
| 申请号： | 201910901032.1 | 申请日： | 2019-09-23 |
| 公开（公告）号： | CN110783189A | 公开（公告）日： | 2020-02-11 |
| 发明（设计）人： | 王文兵;史波;肖婷 | 申请（专利权）人： | 珠海格力电器股份有限公司 |
| 主分类号： | H01L21/308 | 分类号： | H01L21/308 |
| 代理公司： | 11662 北京华夏泰和知识产权代理有限公司 | 代理人： | 邵淑双 |
| 地址： | 519070*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种芯片沟槽的制备方法与芯片的制备方法，该芯片沟槽的制备方法包括：提供衬底，在所述衬底的表面预设沟槽区和包围所述沟槽区的非沟槽区；其中，所述非沟槽区包括预设的阻挡区和过渡区，所述过渡区包围所述沟槽区，所述阻挡区包围所述过渡区；在所述阻挡区对应的所述衬底的表面形成掩膜；在所述过渡区对应的所述衬底的表面且在所述掩膜的侧壁形成侧墙，所述侧墙形成围设所述沟槽区的刻蚀孔；对所述刻蚀孔处的衬底进行刻蚀形成沟槽。利用本发明的制备方法能够解决现有技术中利用光刻技术制备沟槽时由于曝光显影精度限制造成的无法减少沟槽尺寸的问题，达到减小沟槽尺寸的目的。 | ||
| 搜索关键词： | 沟槽区 衬底 制备 过渡区 阻挡区 芯片沟槽 刻蚀孔 包围 侧墙 预设 表面形成掩膜 光刻技术 精度限制 曝光显影 侧壁 减小 刻蚀 围设 掩膜 芯片 | ||
【主权项】：
1.一种芯片沟槽的制备方法，其特征在于，包括：/n提供衬底，在所述衬底的表面预设沟槽区和包围所述沟槽区的非沟槽区；其中，所述非沟槽区包括预设的阻挡区和过渡区，所述过渡区包围所述沟槽区，所述阻挡区包围所述过渡区；/n在所述阻挡区对应的所述衬底的表面形成掩膜；/n在所述过渡区对应的所述衬底的表面且在所述掩膜的侧壁形成侧墙，并形成围设所述沟槽区的刻蚀孔；/n对所述刻蚀孔处的衬底进行刻蚀形成沟槽。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于珠海格力电器股份有限公司，未经珠海格力电器股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910901032.1/，转载请声明来源钻瓜专利网。
- 上一篇：蚀刻方法和蚀刻装置
- 下一篇：等离子体处理方法和等离子体处理装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
