[发明专利]一种雷达MF-TBD算法的多路FPGA快速并行处理系统及处理方法有效
| 申请号： | 201910967406.X | 申请日： | 2019-10-12 |
| 公开（公告）号： | CN110727515B | 公开（公告）日： | 2022-02-15 |
| 发明（设计）人： | 杨晓波;张鹏辉;文耀毅;刘克柱;赖样明;汤窈颖;易伟;孔令讲 | 申请（专利权）人： | 电子科技大学 |
| 主分类号： | G06F9/50 | 分类号： | G06F9/50 |
| 代理公司： | 成都虹盛汇泉专利代理有限公司 51268 | 代理人： | 王伟 |
| 地址： | 611731 四川省成*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种雷达MF‑TBD算法的多路FPGA快速并行处理系统及处理方法，处理系统包括一个主FPGA处理器和多个FPGA协处理器；主FPGA处理器与多个FPGA协处理器之间分别通过AXI总线进行双向数据交互传输。本发明通过“一主多协”的多路FPGA并行处理架构，将量测数据和不同搜索速度下的值函数数据分散存储在多个协处理器及其挂载的DDR存储器中，完成了多帧检测前跟踪算法的多路并行实时处理，从而解决了使用高维雷达数据过程中，单处理器因存储量、计算量和传输速率不足而不能有效和实时执行算法的难题。本发明充分应用了算法的可并行性，构建具有分布式存储计算的并行处理架构，以达到实时处理的目的，并且该架构扩展性强，可扩展添加任意可变数目的协处理器。 | ||
| 搜索关键词： | 一种 雷达 mf tbd 算法 fpga 快速 并行 处理 系统 方法 | ||
【主权项】：
1.一种雷达MF-TBD算法的多路FPGA快速并行处理系统，其特征在于，包括一个主FPGA处理器和多个FPGA协处理器；主FPGA处理器与多个FPGA协处理器之间分别通过AXI总线进行双向数据交互传输；/n主FPGA处理器用于解析原始雷达回波数据，并完成MF-TBD算法的预处理操作，之后根据动态规划不同搜索速度下数据的独立性将MF-TBD算法处理任务拆分送进不同的协处理器中，最后将全部FPGA协处理器的处理结果进行再次筛选融合以得到最优结果并输出；/n每个FPGA协处理器用于按照主FPGA指定的DP搜索速度和提供的量测信息，逐项进行MF-TBD算法的数据处理，包括DP搜索、DP积累、航迹回溯和航迹选优，最终FPGA协处理器将航迹结果送回主处理器。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于电子科技大学，未经电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910967406.X/，转载请声明来源钻瓜专利网。
