[发明专利]一种DRAM晶圆级管脚连接性的测试电路及方法有效
| 申请号： | 201911052084.2 | 申请日： | 2019-10-31 |
| 公开（公告）号： | CN110827911B | 公开（公告）日： | 2021-05-25 |
| 发明（设计）人： | 王帆;王可新;汤子月;刘凯 | 申请（专利权）人： | 西安紫光国芯半导体有限公司 |
| 主分类号： | G11C29/00 | 分类号： | G11C29/00;G11C29/56 |
| 代理公司： | 西安通大专利代理有限责任公司 61200 | 代理人： | 张海平 |
| 地址： | 710075 陕西省*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开一种DRAM晶圆级管脚连接性的测试电路及方法，电路结构包括依次连接的校准寄存器、延时单元、OCD电路、接收电路、数据通路和存储阵列，DRAM晶圆级的DQ管脚以及DQS管脚输入信号通过接收电路传入芯片内部，其输出信号通过OCD电路驱动；DRAM晶圆级的DM管脚输入信号通过接收电路传入芯片内部，其输出信号通过DM强制电路控制电平高低。本发明在没有增加额外管脚连接的情况下，完整的验证了所有DQ的数据通路和DQS以及DM管脚的功能性，提高了测试全面性的同时，没有增加测试针卡的设计难度和成本；对于后续的后端测试来说，提前筛出了此类坏片，减小封装成本，提高后端测试良率；对于KGD类型产品来说，降低了DPM，保证了产品质量。 | ||
| 搜索关键词： | 一种 dram 晶圆级 管脚 连接 测试 电路 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安紫光国芯半导体有限公司，未经西安紫光国芯半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201911052084.2/，转载请声明来源钻瓜专利网。
