[发明专利]一种结合屏蔽栅的SJ MOS器件结构及其制作方法在审
| 申请号： | 201911078676.1 | 申请日： | 2019-11-07 |
| 公开（公告）号： | CN110690272A | 公开（公告）日： | 2020-01-14 |
| 发明（设计）人： | 吴宗宪;陈彦豪 | 申请（专利权）人： | 苏州凤凰芯电子科技有限公司 |
| 主分类号： | H01L29/06 | 分类号： | H01L29/06;H01L29/423;H01L29/78;H01L21/8234;H01L27/088 |
| 代理公司： | 32104 无锡市大为专利商标事务所(普通合伙) | 代理人： | 曹祖良;涂三民 |
| 地址： | 215612 江苏省苏州*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种结合屏蔽栅的SJ MOS器件结构及其制作方法，它包括元胞区和终端保护区；元胞区由若干个MOS器件单元体并联而成；MOS器件单元体包括半导体基板，半导体基板包括第一导电类型重掺杂衬底、第一导电类型外延层、氧化层沟槽、氧化层、屏蔽栅、栅极导电多晶硅、第二导电类型外延沟槽、第二导电类型外延材料、第一导电类型源极区、绝缘介质层、源极连接金属与源极金属层。本发明可降低电场峰值分布，进而提高器件耐压。本发明器件具有更低的导通电阻、具有更低的输入和输出寄生电容值且具有更好的雪崩能量特性。 | ||
| 搜索关键词： | 第一导电类型 半导体基板 导电类型 单元体 屏蔽栅 氧化层 元胞区 栅极导电多晶硅 绝缘介质层 源极金属层 终端保护区 电场 导通电阻 发明器件 寄生电容 外延材料 雪崩能量 源极连接 外延层 源极区 重掺杂 并联 衬底 耐压 金属 输出 制作 | ||
【主权项】：
1.一种结合屏蔽栅的SJ MOS器件结构及其制作方法，它包括元胞区和终端保护区，元胞区位于器件的中心区，终端保护区环绕在元胞区的周围；所述元胞区由若干个MOS器件单元体并联而成；其特征是：/n所述MOS器件单元体包括半导体基板，半导体基板包括第一导电类型重掺杂衬底（1）及位于第一导电类型重掺杂衬底（1）上的第一导电类型外延层（2），从第一导电类型外延层（2）的上表面向下开设有氧化层沟槽（3）与阶梯型的第二导电类型外延沟槽（8），在氧化层沟槽（3）内设有氧化层（4），氧化层（4）填满氧化层沟槽（3），在氧化层（4）内设有屏蔽栅（5）与栅极导电多晶硅（7），栅极导电多晶硅（7）位于屏蔽栅（5）的上方，在第二导电类型外延沟槽（8）内设有第二导电类型外延材料（9），第二导电类型外延材料（9）填满第二导电类型外延沟槽（8），所述氧化层（4）的旁侧连接第二导电类型外延材料（9），第二导电类型外延材料（9）的上表面低于氧化层（4）的上表面；/n在第二导电类型外延材料（9）的上表面设有第一导电类型源极区（10）与源极连接金属（12），源极连接金属（12）位于第一导电类型源极区（10）之间，第一导电类型源极区（10）的上表面与氧化层（4）的上表面平齐，在第一导电类型源极区（10）与氧化层（4）的上表面设有绝缘介质层（11），绝缘介质层（11）的上表面与源极连接金属（12）的上表面平齐，在绝缘介质层（11）与源极连接金属（12）的上表面设有源极金属层（13）；/n所述第二导电类型外延材料（9）与第一导电类型外延层（2）形成超结电荷平衡；源极连接金属（12）与第二导电类型外延材料（9）接触，且源极连接金属（12）与第一导电类型源极区（10）形成欧姆接触。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于苏州凤凰芯电子科技有限公司，未经苏州凤凰芯电子科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201911078676.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
