[发明专利]用于卷积神经网络硬件加速器的时序弹性电路有效
| 申请号： | 201911093269.8 | 申请日： | 2019-11-11 |
| 公开（公告）号： | CN110932713B | 公开（公告）日： | 2023-05-16 |
| 发明（设计）人： | 刘昊;范雪梅;汪茹晋;陆生礼 | 申请（专利权）人： | 东南大学 |
| 主分类号： | H03K19/0175 | 分类号： | H03K19/0175;H03K19/0185;H03K19/00;H03K19/017;H03K19/003;G06N3/0464 |
| 代理公司： | 南京经纬专利商标代理有限公司 32200 | 代理人： | 朱桢荣 |
| 地址： | 210096 *** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种用于卷积神经网络硬件加速器的时序弹性电路，涉及数字集成电路领域，适用于卷积神经网络硬件加速器的时序错误检测和校正。时序弹性电路包括：基于数据跳变检测的时序错误检测单元、在线校正单元和时钟控制单元，其中时序错误检测单元由13个晶体管构成，检测窗口长度可根据不同的工艺、电压、温度、老化程度条件进行调节；时序错误校正单元采用功耗较小的传统的锁存器结构，由10个晶体管构成；时钟控制单元生成时钟反向信号和检测窗口时钟信号，不检测时钟上升沿附近的数据延时，提高了电路的错误容忍度。结合卷积神经网络本身的容错性，本发明能够节省传统电路保留的过多时序裕度，且在保证数据精度的同时，降低电路的功耗。 | ||
| 搜索关键词： | 用于 卷积 神经网络 硬件 加速器 时序 弹性 电路 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于东南大学，未经东南大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201911093269.8/，转载请声明来源钻瓜专利网。
