[实用新型]半导体结构有效
| 申请号： | 201920148747.X | 申请日： | 2019-01-28 |
| 公开（公告）号： | CN209804598U | 公开（公告）日： | 2019-12-17 |
| 发明（设计）人： | 周祖源;赵强;陈彦亨;吴政达;林正忠 | 申请（专利权）人： | 中芯长电半导体(江阴)有限公司 |
| 主分类号： | H01L21/60 | 分类号： | H01L21/60;H01L23/48 |
| 代理公司： | 31219 上海光华专利事务所(普通合伙) | 代理人： | 余明伟 |
| 地址： | 214437 江*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型提供一种半导体结构，半导体结构包括基底及位于基底上表面的重新布线层；重新布线层包括金属柱；介质层，介质层包覆金属柱，且介质层中包括沟槽，沟槽的宽度小于金属柱的宽度，通过沟槽显露金属柱的上表面；金属种子层，金属种子层覆盖介质层的上表面以及沟槽的底部及侧壁；金属层，金属层填满沟槽并覆盖位于介质层上的金属种子层。本实用新型通过金属柱，以降低介质层中沟槽填充的深宽比，可提高重新布线层的平坦度，避免在形成的重新布线层中产生凹槽，从而有利于后续制程工艺，并降低多层叠加的工艺风险，降低工艺难度及成本。 | ||
| 搜索关键词： | 介质层 重新布线层 金属种子层 金属柱 半导体结构 本实用新型 上表面 宽度小于金属 覆盖介质层 基底上表面 金属层填满 包覆金属 多层叠加 工艺难度 沟槽填充 金属层 平坦度 深宽比 侧壁 基底 制程 显露 覆盖 | ||
【主权项】：
1.一种半导体结构，其特征在于，所述半导体结构包括：/n基底；/n重新布线层，所述重新布线层位于所述基底的上表面；其中，所述重新布线层包括：/n金属柱，所述金属柱位于所述基底的上表面；/n介质层，所述介质层位于所述基底的上表面，所述介质层包覆所述金属柱，且所述介质层中包括沟槽，所述沟槽的宽度小于所述金属柱的宽度，通过所述沟槽显露所述金属柱的上表面；/n金属种子层，所述金属种子层覆盖所述介质层的上表面以及所述沟槽的底部及侧壁；/n金属层，所述金属层填满所述沟槽并覆盖位于所述介质层上的所述金属种子层。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯长电半导体(江阴)有限公司，未经中芯长电半导体(江阴)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201920148747.X/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
