[发明专利]一种基于FPGA的大位宽高性能加法器电路有效
| 申请号： | 202010029711.7 | 申请日： | 2020-01-13 |
| 公开（公告）号： | CN111258538B | 公开（公告）日： | 2023-07-21 |
| 发明（设计）人： | 李辉;梁志栋 | 申请（专利权）人： | 电子科技大学 |
| 主分类号： | G06F7/50 | 分类号： | G06F7/50 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 611731 四川省成*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： |
本发明公开一种基于FPGA的大位宽高性能加法器电路。本发明由进位产生模块和求和计算模块组成，以充分发挥FPGA快速进位链的优势；进位产生模块采用了进位选择方法，并利用进位压缩结构快速产生进位C |
||
| 搜索关键词： | 一种 基于 fpga 大位宽高 性能 加法器 电路 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于电子科技大学，未经电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202010029711.7/，转载请声明来源钻瓜专利网。
- 上一篇：一种种养循环滴灌装置
- 下一篇：一种深冷保温复合夹芯板及其制备方法
