[发明专利]一种半导体结构及其制作方法和三维存储器件有效
| 申请号： | 202010206260.X | 申请日： | 2020-03-23 |
| 公开（公告）号： | CN111403390B | 公开（公告）日： | 2023-04-18 |
| 发明（设计）人： | 王清清;徐伟;周文斌 | 申请（专利权）人： | 长江存储科技有限责任公司 |
| 主分类号： | H10B41/10 | 分类号： | H10B41/10;H10B41/35;H10B41/41;H10B41/42;H10B41/27;H10B43/10;H10B43/35;H10B43/40;H10B43/27 |
| 代理公司： | 北京汉之知识产权代理事务所(普通合伙) 11479 | 代理人： | 高园园 |
| 地址： | 430074 湖北省武*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种半导体结构及其制作方法和三维存储器件，该半导体结构包括衬底；栅极堆叠结构，位于所述衬底上，所述栅极堆叠结构包括沿第一方向依次设置的核心区域和连接区域，其中，所述核心区域包括主核心区和应力跳变区，所述主核心区通过所述应力跳变区与所述连接区域连接；栅线分隔槽，设置于所述栅极堆叠结构中，且沿所述第一方向延伸；若干排第一垂直沟道结构，沿第二方向间隔设置于所述核心区域中，其中，最靠近栅线分隔槽的至少一排第一垂直沟道结构的位于应力跳变区的部分被移除。利用本发明，可以避免由于3D NAND中核心区域/连接区域过渡区处局部应力梯度而导致栅线分隔槽发生倾斜时字线‑字线/字线‑共源极阵列的暴露，提高产品良率。 | ||
| 搜索关键词： | 一种 半导体 结构 及其 制作方法 三维 存储 器件 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司，未经长江存储科技有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202010206260.X/，转载请声明来源钻瓜专利网。
