[发明专利]利用I2C地址匹配唤醒的低功耗芯片架构及唤醒方法在审
| 申请号： | 202010827718.3 | 申请日： | 2020-08-17 |
| 公开（公告）号： | CN112148662A | 公开（公告）日： | 2020-12-29 |
| 发明（设计）人： | 佘磊 | 申请（专利权）人： | 上海赛昉科技有限公司 |
| 主分类号： | G06F13/42 | 分类号： | G06F13/42;G06F13/40;G06F1/3234;G06F1/24 |
| 代理公司： | 上海邦德专利代理事务所(普通合伙) 31312 | 代理人： | 余昌昊 |
| 地址： | 201203 上海市浦东新区自由贸易试验区盛*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及集成电路技术领域，具体涉及一种利用I2C地址匹配唤醒的低功耗芯片架构及唤醒方法，包括：实现片上系统主要功能的PD_SOC电源域；实现整体的上下电、各组分别retention和powerdown多种低功耗模式的组合的PD_RAM电源域；实现全局配置、全局时钟复位和功耗管理的PD_LPM电源域；实现always on域的全局配置、低频时钟和全局复位、唤醒和电源/功耗管理的PD_AON电源域。本发明通过设置I2C从机地址匹配模块，使I2C从机低功耗芯片处于最低功耗模式，利用I2C的SCL和SDA来驱动I2C从机地址匹配模块，当地址匹配时，触发I2C从机低功耗芯片从低功耗模式退出至工作模式，在完全不增加系统集成成本的情况下，I2C从机低功耗芯片能使用最低功耗模式，解决了传统设计不能兼顾功耗和系统集成成本的缺陷。 | ||
| 搜索关键词： | 利用 i2c 地址 匹配 唤醒 功耗 芯片 架构 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海赛昉科技有限公司，未经上海赛昉科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202010827718.3/，转载请声明来源钻瓜专利网。
