[发明专利]一种PCIE链路设计用等概率DOE极限仿真方法、程序及介质有效
| 申请号： | 202010846099.2 | 申请日： | 2020-08-20 |
| 公开（公告）号： | CN112069751B | 公开（公告）日： | 2022-07-08 |
| 发明（设计）人： | 李楠 | 申请（专利权）人： | 苏州浪潮智能科技有限公司 |
| 主分类号： | G06F30/3308 | 分类号： | G06F30/3308;G06F13/42;G06F111/08 |
| 代理公司： | 济南诚智商标专利事务所有限公司 37105 | 代理人： | 朱晓熹 |
| 地址： | 215100 江苏省苏州市吴*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开一种PCIE链路设计用等概率DOE极限仿真方法、程序及介质。PCIE链路设计用等概率DOE极限仿真方法包括创建PCIE仿真链路；利用因素组合寻找最优的TXLE因子；将长度因素作为常量，非长度因素作为变量生成第一DOEcase；将所述长度因素作为变量导入任一所述第一DOEcase生成第二DOEcase；所述PCIE仿真链路配置最优的所述TXLE因子，所述PCIE仿真链路仿真所有的所述第二DOEcase；统计同一长度因素参数对应的失败的所述第二DOEcase的数量；根据失败的所述第二DOEcase的数量判断该长度是否为极限长度。PCIE链路设计用等概率DOE极限仿真程序实现所述方法。本发明能够有效的保证形成的仿真结果是等概率的，根据仿真结果统计的同一长度因素参数对应的失败的所述第二DOEcase的数量有意义。 | ||
| 搜索关键词： | 一种 pcie 设计 概率 doe 极限 仿真 方法 程序 介质 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于苏州浪潮智能科技有限公司，未经苏州浪潮智能科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202010846099.2/，转载请声明来源钻瓜专利网。
