[发明专利]用于优化集成电路的布局的方法在审
| 申请号： | 202010996475.6 | 申请日： | 2020-09-21 |
| 公开（公告）号： | CN113919275A | 公开（公告）日： | 2022-01-11 |
| 发明（设计）人： | 庄易霖;谭诗文;刘松;林士尧;方文源 | 申请（专利权）人： | 台积电（南京）有限公司;台湾积体电路制造股份有限公司 |
| 主分类号： | G06F30/392 | 分类号： | G06F30/392 |
| 代理公司： | 北京东方亿思知识产权代理有限责任公司 11258 | 代理人： | 朱亦林 |
| 地址： | 211806 江苏省*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本公开涉及用于优化集成电路的布局的方法。本公开中提供了一种方法。该方法包括几个操作：生成具有用于集成电路的多个宏的布局；根据插入在引脚之间的通道区域来调整宏；将宏用通道区域的通道宽度分开；以及根据宏与多个寄存器之间的相关性来调整布局中的宏。 | ||
| 搜索关键词： | 用于 优化 集成电路 布局 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台积电（南京）有限公司;台湾积体电路制造股份有限公司，未经台积电（南京）有限公司;台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202010996475.6/，转载请声明来源钻瓜专利网。
