[发明专利]一种提高双沿时钟电路测试覆盖率的装置及其设计方法有效
| 申请号： | 202011020792.0 | 申请日： | 2020-09-24 |
| 公开（公告）号： | CN112231999B | 公开（公告）日： | 2023-09-15 |
| 发明（设计）人： | 孙晓宁;江心标;刘文成 | 申请（专利权）人： | 联暻半导体（山东）有限公司 |
| 主分类号： | G06F30/33 | 分类号： | G06F30/33 |
| 代理公司： | 济南诚智商标专利事务所有限公司 37105 | 代理人： | 李修杰 |
| 地址： | 250101 山东省济南市中国（山东）自*** | 国省代码： | 山东;37 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种提高双沿时钟电路测试覆盖率的装置及其设计方法，装置，包括依次串联的DFF0电路、DFF1电路和DFF2电路，在使能信号为高时，整个串联电路处于shift模式；当使能信号为低时，整个串联电路处于capture模式；在数据通路引入锁存器LATCH，所述锁存器LATCH设置在DFF1电路和DFF2电路之间的组合逻辑电路中，所述DFF0电路和DFF1电路为上升沿触发的寄存器，DFF2电路为下降沿触发的寄存器。本发明按照单沿的设计方式对双沿电路进行DFT设计，简化了设计流程，解决了双沿采样电路在Capture阶段造成的影响，有效提高了DFT的测试覆盖率。 | ||
| 搜索关键词： | 一种 提高 时钟 电路 测试 覆盖率 装置 及其 设计 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于联暻半导体（山东）有限公司，未经联暻半导体（山东）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202011020792.0/，转载请声明来源钻瓜专利网。
