[发明专利]一种适用于高性能DSP核时序收敛的精细化物理设计方法有效
| 申请号： | 202110299835.1 | 申请日： | 2021-03-22 |
| 公开（公告）号： | CN113392605B | 公开（公告）日： | 2023-06-13 |
| 发明（设计）人： | 李旭;李明;向一鸣;付友;张顺平;胡兵 | 申请（专利权）人： | 江苏华创微系统有限公司;中国电子科技集团公司第十四研究所 |
| 主分类号： | G06F30/327 | 分类号： | G06F30/327;G06F30/3315;G06F30/392 |
| 代理公司： | 南京擎天知识产权代理事务所(普通合伙) 32465 | 代理人： | 涂春春 |
| 地址： | 210039 江苏省南京市江*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种适用于高性能DSP核时序收敛的精细化物理设计方法，涉及集成电路设计技术领域，解决高性能DSP核通过EDA工具自动设计时序收敛难的问题。所述方法依次包括逻辑综合，对高性能DSP核中的数据路径有针对性的打散群组；布局规划，结合高性能DSP核中的大位宽数据流，精细化控制模块位置；布局，根据时序报告精细化控制标准单元的阈值电压类型；时钟树综合，使用useful skew精细化调整硬核IP及标准单元的时钟树长度，并对时钟网络进行屏蔽防护；布线，并在布线之后进行建立时间和保持时间的违例修复；静态时序分析，通过时序工程命令变更加速时序收敛。本发明能针对高性能DSP核的结构复杂、数据路径长的设计难点，有效实现时序收敛。 | ||
| 搜索关键词： | 一种 适用于 性能 dsp 时序 收敛 精细 物理 设计 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于江苏华创微系统有限公司;中国电子科技集团公司第十四研究所，未经江苏华创微系统有限公司;中国电子科技集团公司第十四研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202110299835.1/，转载请声明来源钻瓜专利网。
