[发明专利]半导体装置和电子设备

摘要

本技术涉及在通过伪配线保持贴合接合强度的同时，能够抑制因伪配线而引起的电容量变动所造成的特性变动的半导体装置、固态成像元件、成像装置和电子设备。半导体装置包括：两个以上芯片，每个芯片在其接合面上形成有用于建立电连接的配线，通过接合彼此相对的接合面来层叠这些芯片。在半导体器件中，通过周期性地重复地布置包括共有同一浮动扩散触点的多个像素的每个共用单元来设置区域。在接合面上，在该区域的中心位置以共用单元的间距来设置伪配线。本技术可以应用于CMOS图像传感器。