[发明专利]忆阻器3D阵列架构及其制备方法

摘要

本发明公开了一种忆阻器3D阵列架构及其制备方法，属于忆阻器阵列架构技术领域。忆阻器3D阵列架构包括电极和阻变单元，电极包括顶电极和底电极，顶电极所在的水平面置于底电极所在的水平面的上方，阻变单元的一端与顶电极连接、另一端与底电极连接，第n个阵列与第n‑1个阵列在竖直方向上错位连接，同时，第n个阵列所在的水平面置于第n‑1个阵列所在的水平面的上方或下方，第n个阵列与第n‑1个阵列通过同一电极连接，其中n为不小于2的整数。本发明提出的忆阻器3D阵列架构，通过将忆阻器阵列展开成平面形式，以定点测试单个忆阻器；同时，新的结构有良好的散热效果，可以进行长时间、海量的多比特数据的交换。