[发明专利]一种用于高速通信的并行基带解调器系统

摘要

本发明公开了一种用于高速通信的并行基带解调器系统，所述系统为两路并行的信号处理架构，包括：按信号传输的方向依次设置的ADC采样单元、匹配滤波器、定时同步模块、IQ不平衡校正模块、IQ自适应交换模块、帧同步模块、数字增益控制模块、载波同步模块、均衡器、解映射单元和译码单元。本发明提供一种用于高速通信的并行基带解调器系统，该系统采用算法级全并行方式，相比于传统的串行解调，可以突破FPGA器件的速率限制，在较低的器件时钟频率下，以较少的硬件资源增量极大地提高解调速率，解决在高传输容量下的算法硬件实现问题。