[发明专利]一种减小FPGA芯片静态功耗的系统架构在审

专利信息
申请号: 202210041827.1 申请日: 2022-01-14
公开(公告)号: CN114386353A 公开(公告)日: 2022-04-22
发明(设计)人: 余友志 申请(专利权)人: 深存科技(无锡)有限公司
主分类号: G06F30/343 分类号: G06F30/343;G06F30/347;G06F119/06
代理公司: 无锡市汇诚永信专利代理事务所(普通合伙) 32260 代理人: 郭慧
地址: 214000 江苏省无锡市*** 国省代码: 江苏;32
权利要求书: 查看更多 说明书: 查看更多
摘要: 本申请公开了一种减小FPGA芯片静态功耗的系统架构,涉及芯片领域,FPGA芯片包含最小逻辑资源块、IO管脚和功率控制网络;功率控制网络将最小逻辑资源块之间的逻辑器件互相连接,用于控制最小逻辑资源块的供电;功率控制网络与FPGA芯片的控制电源连接,并根据接收的控制信号控制控制电源对最小逻辑资源块的供电。本发明通过在FPGA芯片内部布局功率控制网络,以此达到对最小逻辑资源块的供电控制,对未布局和未使用的逻辑资源断开供电,减小静态功耗。
搜索关键词: 一种 减小 fpga 芯片 静态 功耗 系统 架构
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深存科技(无锡)有限公司,未经深存科技(无锡)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/202210041827.1/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top