[发明专利]一种基于多bank的cache预取技术的访存结构在审
| 申请号： | 202210511992.9 | 申请日： | 2022-05-12 |
| 公开（公告）号： | CN114911724A | 公开（公告）日： | 2022-08-16 |
| 发明（设计）人： | 乔宏波 | 申请（专利权）人： | 合肥乾芯科技有限公司 |
| 主分类号： | G06F13/16 | 分类号： | G06F13/16;G06F13/18 |
| 代理公司： | 合肥兆信知识产权代理事务所(普通合伙) 34161 | 代理人： | 孟祥龙 |
| 地址： | 230088 安徽省合肥市中国（安徽）自由贸易*** | 国省代码： | 安徽;34 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开的属于集成电路设计与计算机结构技术领域，具体为一种基于多bank的cache预取技术的访存结构，包括处理器系统总线：多个master与salve分布在系统BUS两侧，主从设备之间通过总线相连；cache：处理器与系统总线之间通过cache相连，所述cache采用组相联映射和LRU替换规则，对应地址映射采用Tag、index、offset、no use段，每段的位宽由系统位宽和cache的容量决定；预取逻辑：instruction cache只需要从cache中读取数据，在data cache中需要对数据进行读写操作，读写都将会被预取，预取目的是将读写的cache line保存在cache中；访存：访存结构分为指令读取与数据读写两种结构，指令读取为单通道，该发明，可广泛应用在处理器芯片中，加快外存数据的获取，降低系统总线的使用率，来提高处理器处理性能。 | ||
| 搜索关键词： | 一种 基于 bank cache 技术 结构 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于合肥乾芯科技有限公司，未经合肥乾芯科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202210511992.9/，转载请声明来源钻瓜专利网。
