[发明专利]重布线层、芯片封装结构及芯片封装结构的制作方法在审
| 申请号： | 202211059668.4 | 申请日： | 2022-08-30 |
| 公开（公告）号： | CN115346951A | 公开（公告）日： | 2022-11-15 |
| 发明（设计）人： | 江俊波 | 申请（专利权）人： | 成都奕斯伟系统集成电路有限公司 |
| 主分类号： | H01L23/498 | 分类号： | H01L23/498;H01L23/31;H01L21/48;H01L21/50;H01L21/60;H01L21/56 |
| 代理公司： | 成都极刻智慧知识产权代理事务所(普通合伙) 51310 | 代理人： | 张红平 |
| 地址： | 610000 四*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请实施例提供的重布线层、芯片封装结构及芯片封装结构的制作方法，涉及封装技术领域。第一导电走线结构贯穿绝缘层的通孔，第二导电走线结构嵌设在绝缘层的沟槽内，即第一导电走线结构从通孔位置处生长而第二导电走线结构从沟槽位置处生长，通过调整第一导电走线结构和第二导电走线结构的生长位置以降低不同宽度的导电走线结构在生长时的高度差异，可以使第一导电走线结构和第二导电走线结构相对于绝缘层的第一侧外凸的高度相同，如此便于在该重布线层的基础上在制作其他重布线层时可以在相对平坦的金属导电结构表面上制作线宽更细的导电走线结构，以提高封装芯片结构的绕线密度和单位面积上引出的芯片引脚的数量，提高封装芯片结构的性能。 | ||
| 搜索关键词： | 布线 芯片 封装 结构 制作方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于成都奕斯伟系统集成电路有限公司，未经成都奕斯伟系统集成电路有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202211059668.4/，转载请声明来源钻瓜专利网。
