[发明专利]一种FPGA配置过程中硬件暂停机制的实现方法及装置在审
| 申请号： | 202211590515.2 | 申请日： | 2022-12-12 |
| 公开（公告）号： | CN115828811A | 公开（公告）日： | 2023-03-21 |
| 发明（设计）人： | 朱新凯;王潘风;王海力 | 申请（专利权）人： | 京微齐力（北京）科技股份有限公司 |
| 主分类号： | G06F30/331 | 分类号： | G06F30/331;G06F30/34;G06F15/177 |
| 代理公司： | 北京亿腾知识产权代理事务所(普通合伙) 11309 | 代理人： | 陈霁 |
| 地址： | 100176 北京市大兴区北京经济技术开发区科谷一*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种FPGA配置过程中硬件暂停机制的实现方法及装置。该方法包括：首先，从机接口SI端对第一比特流进行解析，得到该第一比特流中的暂停位置；接着，所述SI端在所述第一比特流中的所述暂停位置添加对应的暂停帧，得到所述第二比特流；然后，所述SI端将所述第二比特流存入先进先出的数据缓存器FIFO中；之后,当主机接口MI端从所述FIFO中读取所述第二比特流时，如果读出的是暂停帧，则将该暂停帧指示的暂停时间加载进计数器中，并开始针对暂停过程的倒计时；所述MI端停止从所述FIFO读取数据和往外发送数据，直到所述暂停过程结束。如此，可以实现在FPGA配置过程中暂停当前配置过程，等待前面的配置过程结束后继续后续配置过程。 | ||
| 搜索关键词： | 一种 fpga 配置 过程 硬件 暂停 机制 实现 方法 装置 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于京微齐力（北京）科技股份有限公司，未经京微齐力（北京）科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202211590515.2/，转载请声明来源钻瓜专利网。
