[其他]固定系数串行乘法及其数字电路无效
| 申请号： | 86105497 | 申请日： | 1986-08-28 |
| 公开（公告）号： | CN86105497A | 公开（公告）日： | 1987-06-03 |
| 发明（设计）人： | 奈杰尔·保罗·戴尔 | 申请（专利权）人： | 普列斯海外有限公司 |
| 主分类号： | G06F7/52 | 分类号： | G06F7/52 |
| 代理公司： | 中国专利代理有限公司 | 代理人： | 匡少波 |
| 地址： | 英国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 数字电路包括具有进位位锁存器的全加器，并且有至少包括一延时单元和一倒相器的延时-减法反馈网络。锁存器和延时单元的状态可以预置以提供被乘数的校正和乘积的舍位，从加法器的输出端输出乘积。电路还包括控制逻辑单元用来控制系统的串行操作。在被乘数输入通路中，使用移位寄存器和异或门。由于使用上述这些部件，根据被乘数通过加法器和网络的预运算，可预置锁存器和延时单元的状态。还有包括串联的一对除三系数乘法器电路的二进制到三进制变换器。 | ||
| 搜索关键词： | 固定 系数 串行 乘法 及其 数字电路 | ||
【主权项】：
1、固定系数串行乘法的一种方法，其特征在于，把第一个数字编码字的各位、即被乘数顺序地加到全加器的一个输入端，产生一个顺序位输出信号，把这个输出信号逐位延时周期间隔的整数倍，倒相，加到全加器的另一输入端，这样，在全加器的输出端产生第二个数字编码字，即乘积项。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于普列斯海外有限公司，未经普列斯海外有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/86105497/，转载请声明来源钻瓜专利网。
- 上一篇：回转驱动装置
- 下一篇：用于换热器的管子和支撑系统
