[发明专利]半导体器件的隔离方法

摘要

半导体器件隔离法包括形成多层结构；刻出有源区隔离区；形成沟道阻挡区；除去氮化层上的多层结构形成覆盖氧化层；除去氮化层多晶硅层上的多层结构形成隔离层，并在侧壁形成分隔层；形成控制极氧化层和控制极；形成第二导电扩散区。形成隔离层采用CVD和光刻法，不致因应力产生鸟嘴现象和位错。分隔层防止沟道阻挡区与离子注入杂质形成的扩散区接触。本发明的隔离极限达正微米范围，避免沟道狭窄效应，提高击穿电压。

主权项

1.一种制造具有隔离区的半导体器件的方法，其特征在于，它包括下列步骤：在第一导电型的半导体衬底上形成第一氧化层；形成一多层结构，它包括一层覆盖所说第一氧化层的多晶硅层，一层覆盖所说多晶硅层的氮化物层，和一层阻挡杂质离子的氧化物层；除去一部分多层结构中所说氮化物层上的各层以露出一部分所说多晶硅层，该露出的部分所说多晶硅层覆盖在所说衬底的隔离区上，而一部分未露出的所说多晶硅层覆盖在所说衬底的有源区；通过露出的所说多晶硅层出注入适当剂量的杂质离子以在衬底形成沟道阻挡区；氧化该露出的所说多晶硅层，以提供一层覆盖在所说隔离区上的覆盖氧化物层；从所说衬底的有源区上除去所说多层结构，以形成一已刻图的包括所说第一氧化层的隔离层，和一部分覆盖在所说有源区上的所说第一氧化层；在该衬底的整个表面上淀积一第二氧化层，并选择性地刻蚀所说第二氧化层，以在所说隔离层的侧壁处形成分隔层；在所说衬底的有源区上形成栅氧化层；在所说栅氧化层上形成栅电极；以及在所说衬底里的下伏栅电极形成第二导电类型区。