[发明专利]半导体存储器件基准电压生成电路

摘要

半导体存储器件基准电压生成电路包括产生恒定电压的基准电压电路，将该恒定电压作为其一个输入的差动放大器，栅极与差动放大器输出端相连且其沟道连接于电源端与基准电压输出端之间的MOS晶体管以及输入、输出端分别与基准电压输出端、差动放大器另一个输入端相连接的分压器。该分压器具有一个连接于基准电压输出端与分压器输出端之间且工作于饱和区中的MOS型负载以及连接于分压器输出端与接地电压端的电阻。基准电压输出端的电压与上述恒定电压成正比，而与负载装置的电阻成反比，因此能不受温度及过程状态变化的影响而保持稳定。

主权项

1、半导体存储器件中使用的基准电压生成电路，包含产生恒定电压的基准电压电路、接收所述恒定电压作为输入的差动放大器以及一个金属氧化物半导体晶体管，所述晶体管栅极与上述差动放大器的一个输出端相连，且该晶体管还有一个连接于电源端与基准电压输出端之间的沟道，上述基准电压生成电路包括：其输入和输出分别连接到所述基准电压输出端和所述差动放大器另一输入端上对所加电压进行分配的装置，所述分压装置包括：连接在所述基准电压输出端与所述输出端之间的金属氧化物半导体型负载装置，以及连接在所述输出端与接地电压端之间的电阻装置，所述金属氧化物半导体型负载装置工作在饱和区。