[实用新型]存贮器扩展装置

摘要

存贮器扩展装置是由用户缓存存贮器，PPU字符发生器，地址译码器锁存器，4M只读存贮器和60Pin扩展接口构成。其特征在于CPU地址总线直接与4M只读存贮器MaskROM地址线A0—A14连接，MaskROM高位地址A15—A18不同时，CPU在8000-FFFF范围内读取的程序数据就不同，这就要求软件配合，使其在切换时，程序正常进行。本实用新型设计结构简单，用作切换的IC只一片74LS161，软件设计方便，程序及数字库点阵在一起，易于程序运行。

主权项

1、存贮器扩展装置，包括用户缓存存贮器U1，PPU字符发生器U2，地址译码器U3，锁存器U4和掩膜只读存贮器U6；其特征在于：(a)U6的D0--D7端接CPU数据总线DB0--DB7，U6的A0--A14端接CPU地址总线AB0-AB14，U6的AB15-AB18端与锁存器U4的Q0--Q3端连接；锁存器U4的P0--P3端与地址总线DB0-DB3连接；(b)用户缓存存贮器U1的A0--A12端接CPU地址总线中AB0-AB12，U1的D0-D7端接数据总线DB0-DB7，U1的端与地址译码器U3的6端连接，端接CPU读/写状态线R/；(c)PPU字符发生器U2的D0--D7端分别与PPU数据总线的AD0--AD7连接，U2的A0--A12端接PPU地址总线A0′--A12′，端接PPU地址线t的A13′，端接PPU读写状态线R/，端接PPU字符发生器输出允许-OE′端；(d)扩展接口J1的A1端接地，A2--A13端接CPU地址总线的AB11--AB0，A14端接R/，A18接PPU地址总线的A10′，A19--A25接PPU地址总线的A6′--A0′，A26--A29端接PPU数据总线的AD0--AD3，B2端接CPU时钟CLK，B3--B5端接CPU地址总线中AB12，AB13，AB14，B6-B13端接CPU数据总线DB7--DB0，B14接CPU地址译码8000-FFFF，B17接CPU读/写状态线R/，B20--B29端接PPU地址总线A7′--A13′，B27--B30接PPU数据总线AD7--AD4。