[发明专利]半导体集成电路器件及其制造方法

摘要

一种用以形成存贮电极的上层翅片和下层翅片的工艺方法，以及由此方法制造的半导体集成电路器件。当用第1掩模由干法腐蚀依次刻蚀成两层的多晶硅膜以形成上层翅片和下层翅片时，首先把上层多晶硅膜刻成图形，以便按DRAM存储单元最小加工尺寸形成两上层翅片的间隙，形成上层翅片。再利用具有以自对准方式由第1掩模图形扩大了的图形的第2掩模，由干法腐蚀形成下层翅片，使下翅片的水平尺寸大于上层翅片。

主权项

1.一种半导体集成电路器件，该器件包括：多条字线；多条与所说的字线交叉的数据线；以及多个与所说字线和所说数据线连接的存储单元，每个所说存储单元包括：一个存储单元选择MISFET，包含形成在一半导体衬底主表面上的源、漏区以及介于一绝缘膜形成在所说半导体衬底上的所说源和漏区之间的一个栅电极；以及一个信息存贮容性元件，包含一个存贮电极、一介质膜和一板电极，所说存贮电极具有在所说栅电极上方形成的第1导电膜和与所说第1导电膜电连接的第2导电膜，且所说第1导电膜具有第2图形，第2导电膜位于所说第1导电膜之上且具有第1图形，所说存贮电极与所说存储单元的源和漏区之一电连接；所说个质膜覆盖在所说存贮电极的表面上；所说板电极介于所说介质膜形成在所说存贮电极上，其中，在毗邻的所说存储单元的两个导电膜中，所说第1导电膜的间隙小于所说第2导电膜的间隙，其中，在两个沿所说字线的延伸方向彼此相邻的存储单元中，所说第2导电膜的间隙基本上等于所说集成电路器件的最小加工尺寸。