[发明专利]一种高电子迁移率晶体管器件的自对准制作的方法无效
申请号: | 95104297.1 | 申请日: | 1995-05-04 |
公开(公告)号: | CN1034894C | 公开(公告)日: | 1997-05-14 |
发明(设计)人: | 高士平;程秀玲 | 申请(专利权)人: | 中国科学院微电子中心 |
主分类号: | H01L21/02 | 分类号: | H01L21/02 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 100010 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种高电子迁移率晶体管器件的自对准制作的方法,涉及到在合格基片的管芯台面上,制作其上面重叠覆盖有绝缘膜层的源电极和漏电极,两电极间距为尺寸与器件栅长相近的夹缝,在夹缝和其他图形侧壁上制作绝缘隔离侧墙后,在夹缝有效窗口上制作器件栅极肖特基结及其上面栅电极,从而实现栅极与源、漏电极自对准的方法。 | ||
搜索关键词: | 一种 电子 迁移率 晶体管 器件 对准 制作 方法 | ||
【主权项】:
1、一种高电子迁移率晶体管器件的自对准制作的方法,其特征是:在制作晶体管器件的源和漏合金电极时,在其上面重叠覆盖一层绝缘膜,并使二电极间距缩小成线宽与器件栅长尺寸相近的夹缝;在夹缝及其他图形侧壁上制作绝缘隔离侧墙,使夹缝内窗口与源、漏电极绝缘隔离;在夹缝内二绝缘侧墙之间的有效窗口上制作栅极肖特基结及其上面的栅电极,实现栅极与源、漏电极自对准;制作主要工艺步骤是:A,设计制作与本发明方法相适应的光刻掩模版;B,在选取合格基片上用光刻和腐蚀的方法制作菅芯台面;C,在菅芯台面上制作其上面重叠覆盖有一层绝缘膜,二者间距形成夹缝的线宽与器件栅长尺寸相近的源和漏合金电极;D,在源、漏电极及夹缝图形侧壁上制作绝缘隔离侧墙;E,在源、漏电极间夹缝内二绝缘侧墙间的有效窗口区内,制作栅极肖特基结及其上面的栅金属电极,从而实现器件栅极与源、漏电的自对准的制作方法。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子中心,未经中国科学院微电子中心许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/95104297.1/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造