[发明专利]一种高电子迁移率晶体管器件的自对准制作的方法无效

专利信息
申请号: 95104297.1 申请日: 1995-05-04
公开(公告)号: CN1034894C 公开(公告)日: 1997-05-14
发明(设计)人: 高士平;程秀玲 申请(专利权)人: 中国科学院微电子中心
主分类号: H01L21/02 分类号: H01L21/02
代理公司: 暂无信息 代理人: 暂无信息
地址: 100010 *** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种高电子迁移率晶体管器件的自对准制作的方法,涉及到在合格基片的管芯台面上,制作其上面重叠覆盖有绝缘膜层的源电极和漏电极,两电极间距为尺寸与器件栅长相近的夹缝,在夹缝和其他图形侧壁上制作绝缘隔离侧墙后,在夹缝有效窗口上制作器件栅极肖特基结及其上面栅电极,从而实现栅极与源、漏电极自对准的方法。
搜索关键词: 一种 电子 迁移率 晶体管 器件 对准 制作 方法
【主权项】:
1、一种高电子迁移率晶体管器件的自对准制作的方法,其特征是:在制作晶体管器件的源和漏合金电极时,在其上面重叠覆盖一层绝缘膜,并使二电极间距缩小成线宽与器件栅长尺寸相近的夹缝;在夹缝及其他图形侧壁上制作绝缘隔离侧墙,使夹缝内窗口与源、漏电极绝缘隔离;在夹缝内二绝缘侧墙之间的有效窗口上制作栅极肖特基结及其上面的栅电极,实现栅极与源、漏电极自对准;制作主要工艺步骤是:A,设计制作与本发明方法相适应的光刻掩模版;B,在选取合格基片上用光刻和腐蚀的方法制作菅芯台面;C,在菅芯台面上制作其上面重叠覆盖有一层绝缘膜,二者间距形成夹缝的线宽与器件栅长尺寸相近的源和漏合金电极;D,在源、漏电极及夹缝图形侧壁上制作绝缘隔离侧墙;E,在源、漏电极间夹缝内二绝缘侧墙间的有效窗口区内,制作栅极肖特基结及其上面的栅金属电极,从而实现器件栅极与源、漏电的自对准的制作方法。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子中心,未经中国科学院微电子中心许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/95104297.1/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top