[发明专利]协处理器系统以及带辅助运算功能的外部存储装置无效
| 申请号： | 95107288.9 | 申请日： | 1995-07-04 |
| 公开（公告）号： | CN1097784C | 公开（公告）日： | 2003-01-01 |
| 发明（设计）人： | 高桥豊文;田中登志雄;寺川英明 | 申请（专利权）人： | 任天堂株式会社 |
| 主分类号： | G06F15/163 | 分类号： | G06F15/163;G06F17/60;//G06F15500 |
| 代理公司： | 上海专利商标事务所 | 代理人： | 赵国华 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 游戏系统10包括游戏机主机12的S-CPU18和插卡14的C-CPU34，两CPU由相同CPU内核构成，并具有相同存储器映像。插卡14的M-ROM22的存取时间比C-CPU34的周期时间短，C-CPU34的周期时间比S-CPU18的周期时间短。允许S-CPU18对M-ROM22存取的时间由信号SSYNC设定成比M-ROM22的存取时间长但比S-CPU18的周期时间短。因而信号SSYNC允许C-CPU34在宽余时间内存取M-ROM22，两CPU在原有存储容量的情况下实际上同时以两相存取。 | ||
| 搜索关键词： | 处理器 系统 以及 辅助 运算 功能 外部 存储 装置 | ||
【主权项】：
1.一种协处理器系统，包括：根据程序在第一周期时间内进行运算处理的第一处理器(18)；与第一处理器的结构相同，并根据程序在第二周期时间内进行运算处理的第二处理器(34)；将作为第一周期时间基准的第一时钟信号提供给第一处理器的第一时钟信号供给装置(23，25)；以及第二处理器可存取和高速读出，并存储第一处理器和第二处理器直接存取的程序的程序存储器(22)，其特征在于，所述第二周期时间比所述第一周期时间短，所述协处理器系统包括：将作为所述第二周期时间基准的第二时钟信号提供给所述第二处理器的第二时钟信号供给装置(23，216)，以及存取控制装置(35，54，60，52)，在比所述程序存储器存取时间长但比所述第一周期时间短的第一期间允许所述第一处理器对所述程序存储器直接存取，而在所述第一周期时间中除所述第一期间以外的第二期间则允许所述第二处理器对所述程序存储器直接存取。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于任天堂株式会社，未经任天堂株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/95107288.9/，转载请声明来源钻瓜专利网。
