[发明专利]非易失性半导体存储器件

摘要

本发明的目的是要提供一种能够通过提高用一个存储单元表示的状态的数目来提高存储单元的集成密度的非易失性半导体存储器件。本发明的非易失性半导体存储器件具有这样的结构在一个有最小尺度的控制栅(5)下设置两个悬浮栅(3，4)，两个悬浮栅中的每一个都能根据存储电荷的存在表示两个数值，因此一个存储单元能表示四个数值。

主权项

1.非易失性半导体存储器件包括含有P型主表面的半导体基片(7)，形成在所述主表面上的N型的漏区(2)和源区(1)，形成在所述漏区和所述源区之间的沟道，以及依次形成在所述沟道区上的第一绝缘薄膜(8)，悬浮栅(3，4)，第二绝缘薄膜(9)，和控制栅(5)，其特征在于：所述悬浮栅由第一悬浮栅(3)和第二悬浮栅(4)构成，所述第一和第二悬浮栅的下表面和所述第一绝缘薄膜(8)接触，以及所述第一和第二悬浮栅的上表面和所述第二绝缘薄膜(9)接触。