[发明专利]数据输出缓冲电路

摘要

一种数据输出缓冲电路,包括噪声产生抑制部分,检测加到输入和输出数据的输入/输出端子的信号的电平,输出第一和第二噪声产生抑制信号;上拉晶体管,具有连接到输入/输出端子的源极和连接到电源端的漏极;下拉晶体管,与输入/输出端子相连的上拉和下拉晶体管的二个源极串联连接到上拉晶体管;第一和第二驱动部分,驱动上拉和下拉晶体管;箝位晶体管,用第一噪声产生抑制信号导通,抑制由上拉晶体管的栅极和源极间的电压差引起的衬底偏置的增加。

主权项

1.一种数据输出缓冲电路，包括：一噪声产生抑制部分，用来检测加到输入和输出数据的一输入/输出端子的一信号的电平，以输出第一和第二噪声产生抑制信号；一上拉晶体管，具有一连接到该输入/输出端子的源极和一连接到一电源端的漏极；一下拉晶体管，由与该输入/输出端子相连的上拉和下拉晶体管的两个源极串联连接到该上拉晶体管；第一和第二驱动部分，用来驱动上拉晶体管和下拉晶体管；和一箝位晶体管，通过第一噪声产生抑制信号使其导通，用来抑制由于上拉晶体管的栅极和源极之间的电压差而引起的衬底偏置的增加。