[发明专利]晶片级老化和测试无效
| 申请号： | 97196465.3 | 申请日： | 1997-05-15 |
| 公开（公告）号： | CN1225724A | 公开（公告）日： | 1999-08-11 |
| 发明（设计）人： | I·Y·汉德罗斯;D·V·佩德森 | 申请（专利权）人： | 佛姆法克特股份有限公司 |
| 主分类号： | G01R1/073 | 分类号： | G01R1/073;G01R1/067;G01R31/316 |
| 代理公司： | 上海专利商标事务所 | 代理人： | 张政权 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 对半导体器件进行晶片级老化和测试的技术包括具有诸如ASIC等安装到互连衬底或安装在其中的有源电子元件的测试衬底、在ASIC和被测试晶片(WUT)上的多个被测试器件(DUT)之间实行互连的金属弹性接触元件,它们都被置于真空容器中,从而可在与DUT的老化温度无关或明显低于该温度的温度下操作ASIC。弹性接触元件可以安装到DUT或ASIC,且可成扇形发散以放宽使ASIC和DUT对准和互连的公差限制。由于ASIC能在相对少的信号线上接收来自主控制器的多个用于测试DUT的信号,并在ASIC和DUT之间相对多的互连上传播这些信号,所以互连的数目明显减少,继而简化了互连衬底。ASIC还可响应于来自主控制器的控制信号产生这些信号中的至少一部分。还描述了具体对准技术。在ASIC的正面微切削加工而成的凹痕保证了俘获弹性接触元件的自由端。ASIC背面及互连衬底正面经微切削加工而成的特征有利于使支撑衬底上的多个ASIC精确对准。 | ||
| 搜索关键词： | 晶片 老化 测试 | ||
【主权项】：
1．对位于半导体晶片上的多个半导体器件(DUT)进行晶片级老化和测试的方法，其特征在于包括；提供多个有源电子元件，其表面上具有端子；以及提供在多个DUT的端子和有源电子元件的端子之间实行直接电气连接的装置。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于佛姆法克特股份有限公司，未经佛姆法克特股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/97196465.3/，转载请声明来源钻瓜专利网。
- 上一篇：洗涤剂组合物
- 下一篇：多码压缩模式的DS－CDMA系统及方法
