[发明专利]环状结构的多路译码电路及其方法无效
| 申请号： | 98103481.0 | 申请日： | 1998-08-05 |
| 公开（公告）号： | CN1099765C | 公开（公告）日： | 2003-01-22 |
| 发明（设计）人： | 谢磊;仇佩亮;王匡 | 申请（专利权）人： | 国家科学技术委员会高技术研究发展中心 |
| 主分类号： | H03M7/00 | 分类号： | H03M7/00 |
| 代理公司： | 北京邦大专利事务所 | 代理人： | 魏殿绅 |
| 地址： | 100862 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种用于通讯网络中的译码电路和方法。采用一个高速译码器和一个译码状态表，所述高速译码器和所述译码状态表构成一个环状串形结构，所述译码状态表包含了数个译码器的状态信息，其中，来自编码器的各译码器的状态数据依次在译码状态表中列队；然后，在将所列状态数据依次输入所述高速译码器；来自所述高速译码器计算所得的新的状态数据重新排在队尾以待下一周期使用。采用上述技术特征与现有技术相比有效地降低了电路规模，而且工作效果与现有技术相同。 | ||
| 搜索关键词： | 环状 结构 译码 电路 及其 方法 | ||
【主权项】：
1、一种环状结构的多路译码电路，具有一个高速译码器，其特征在于还具有一个译码状态表，所述的高速译码器和译码状态表构成一个环状结构，其中译码状态表是一个由12级串联的D触发器组构成，相当于一个12级的移位寄存器，来自编码器的各译码器的状态数据经移位寄存器被输入到高速译码器中。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于国家科学技术委员会高技术研究发展中心，未经国家科学技术委员会高技术研究发展中心许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/98103481.0/，转载请声明来源钻瓜专利网。
- 上一篇：通信系统中用于处理基于进程的消息的方法和装置
- 下一篇：数据处理指令的执行
