[发明专利]具有定时电路的静态半导体存储器无效
| 申请号： | 98105407.2 | 申请日： | 1998-02-27 |
| 公开（公告）号： | CN1192029A | 公开（公告）日： | 1998-09-02 |
| 发明（设计）人： | 稻叶秀雄 | 申请（专利权）人： | 日本电气株式会社 |
| 主分类号： | G11C11/413 | 分类号： | G11C11/413;H01L27/11 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 吴增勇,傅康 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 在静态半导体存储器件中,字解码器与多个字线相连,对地址信号进行解码,以选择多条字线中的一条。电阻负载型存储单元(10)被连接到所述的被选字线上。电阻负载型存储单元包括两对负载电阻和MOS晶体管,并且这两对器件连接成触发器。字线电压提升电路(12)被连接到字解码器,用来根据提升控制信号,将被选字线电压提升到高于电源电压的电压电平。定时器电路(11)包括与两对器件之一的与负载电阻一样的电阻和与两对器件之一的MOS晶体管一样的晶体管。 | ||
| 搜索关键词： | 具有 定时 电路 静态 半导体 存储器 | ||
【主权项】：
1.一种静态半导体存储器件，其特征在于包括：与多个字线相连接的字解码器，用来将地址信号解码以选择多条字线中的一条；与所述被选字线相连的电阻负载型存储单元(10)，其中所述电阻负载型存储单元包括两对负载电阻(R)和MOS晶体管(QD1或QD2)，所述两对连接形成触发器；与所述字解码器连接的字线电压提升电路(12)，用来响应提升控制信号而将所述被选字线电压提升到比电源电压高的电压；定时器电路，该电路包括：与所述两对器件中一对的负载晶体管一样的晶体管，以及与所述两对器件中所述MOS晶体管一样的MOS晶体管，用来响应启动控制信号而产生预定时间周期的提升控制信号，以触发所述字线电压提升电路。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于日本电气株式会社，未经日本电气株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/98105407.2/，转载请声明来源钻瓜专利网。
